


الوصول المباشر إلى الذاكرة DMA والمتحكم

8237

- لكي يعمل الحاسب بكفاءة يجب أن تكون هناك طريقة لنقل كمية من المعطيات في زمن قصير جدا ويتم ذلك باستخدام ما يسمى DMA (direct memory access) ، إن نقل المعطيات بين المعالج والوحدات المحيطية بطيء جدا لأن المعطيات يتم جلبها أولا إلى المعالج ومن ثم ترسل إلى الهدف ويضاف زمن الإحضار وتفكيك شفرة التعليمات ، ولذلك يتم استخدام المتحكم DMA8237 للوصول المباشر للذاكرة. ويمكن DMA من الاتصال المباشر بين الذاكرة والوحدات المحيطية وبذلك يتم نقل المعطيات بأسرع ما يمكن فمثلا نقل بايت من الذاكرة إلى الوحدات المحيطية باستخدام المعالج 8086 يحتاج 39 نبضة ساعة بينما باستخدام المتحكم 8237 يحتاج إلى أربع نبضات.

DMA operation



When DMA operates

نقل المعطيات بين القرص والذاكرة

- للبدء بنقل Disk للمعطيات بين القرص DMA والذاكرة الرئيسية يكتب البرنامج المعلومات التالية في سجلات قناة النفاذ المباشر للذاكرة DMA المخصصة للقرص:
- عنوان الذاكرة Memory Address .
- عدد الكلمات Word Count .
- عنوان المعطيات على القرص.
- الوظيفة المطلوبة تنفيذها (قراءة Read أو كتابة Write).

متحكم DMA

- متحكم الـ DMA لتحقيق الوظيفة المحددة. ويستخدم وصلته مع وحدة القرص لمزامنة Synchronize عمله مع عمل القرص. وعند اكتمال النقل بطريقة الـ DMA. تسجل هذه الحقيقة في سجل حالة Status Register متحكم الـ DMA. وسوف يحتوي سجل الحالة أيضاً معلومات تشير فيما إذا حدث النقل بشكل صحيح أو تمت مواجهة بعض الأخطاء.


عملية DMA

- بينما تأخذ عملية نقل بطريقة الـ DMA مكانها لا يستطيع البرنامج الذي طلب النقل الاستمرار. ولكن يمكن أن تستخدم وحدة المعالجة المركزية CPU لتنفيذ برنامج آخر. ويمكن لوحدة المعالجة المركزية CPU بعد إتمام عملية النقل بالـ DMA أن تعود ثانياً إلى البرنامج الذي طلب النقل. وكما ذكر في السابق فإن توقيف تنفيذ برنامج للبدء ببرنامج آخر هي مسؤولية نظام التشغيل.
- ونظام التشغيل أيضاً هو الذي يبدأ عملية DMA عندما يطلب منه برنامج فعل ذلك.
- ويُعلم متحكم الـ DMA وحدة المعالجة المركزية بإتمام النقل بوساطة إشارة تحكمية على الناقل Bus تسمى إشارة طلب المقاطعة Interrupt Request Signal .
- ويفعل Activate المتحكم هذه الإشارة بالوقت نفسه الذي يضع Set فيه بت الجاهزية Ready في سجل الحالة.

اشارة HOLD,HLDA

- عند احتياج المتحكم DMA لاستخدام الممرات لنقل المعطيات يرسل إشارة HOLD إلى المعالج ويجيب المعالج على تلك الإشارة بإشارة HLDA يرسلها إلى المتحكم DMA ليعلمه بإمكانية استخدام الممرات وعندما ينتهي المتحكم من عمله يجعل إشارة HOLD في الحالة 0 ويستعيد المعالج السيطرة على الممرات. فعندما يستخدم المتحكم DMA لنقل كتلة معطيات من الذاكرة إلى جهاز وحدة الدخل /الخرج مثل القرص يجب معرفة عنوان بداية الكتلة وعدد البايتات المنقولة

Example Memory to device Transfer




الخطوات التي يقوم بها المتحكم

- 1-يطلب الجهاز المحيطي من المتحكم DMA خدمة بواسطة إشارة مرتفعة على الخط DREQ
- 2-تطلب وحدة المتحكم DMA من المعالج استخدام الممرات بإرسال إشارة HOLD request HRQ مرتفعة 1 إلى أرجل المعالج HOLD .
- 3-ينتهي المعالج دورة الممر الحالية ويجب على طلب المتحكم DMA بإرسال إشارة HLDA مرتفعة ويجب أن تبقى إشارة HOLD في الحالة 1 طوال فترة النقل.
- 4-يفعل المتحكم DMA الإشارة DMA Acknowledge DACK مخبرا بذلك الجهاز المحيطي بأنه سيبدأ بنقل المعطيات.
- 5-يبدأ المتحكم بنقل المعطيات من الذاكرة إلى الجهاز المحيطي بوضع عنوان البايت الأول من الكتلة الذاكرية على ممر العناوين ويفعل إشارة MEMR وبذلك يقرأ من الذاكرة إلى ممر المعطيات ومن ثم يفعل الإشارة IOW للكتابة في الجهاز المحيطي.
- 6-بعد إنهاء المتحكم عمله يلغي تفعيل HRQ مخبرا المعالج بإعادة سيطرته على الممرات.


برمجة الشريحة DMA 8237

- تتكون الشريحة 8237 من 4 قنوات لنقل المعطيات تعمل كل واحدة على حدة ، ولكل قناة إشارتين DRQ DMA Request والثانية DACK DMA Acknowledge وللشريحة 8237 إشارتين هما HLDA, HOLD يتصلان مع الإشارتين HOLD,HLDA للمعالج 8086

The 8237A Programmable DMAC



Architecture of 8237



A conceptual DMA controller

قنوات DMA

- يمكن للقنوات الأربعة المتصلة مع أربع أجهزة مختلفة طلب استخدام ممرات النظام .
- يجب تهيئة كل قناة من قنوات المتحكم 8237 بعناوين منفصلة لكثلة المعطيات والكمية (حجم الكثلة) قبل إمكانية استخدامها وتتضمن التهيئة عنوان أول بايت من كثلة المعطيات الواجب نقلها ويسمى العنوان القاعدي وعدد البايتات المنقولة ويسمى كلمة العد.
- للشريحة أربع أرجل للعناوين a0-a3 بالإضافة إلى رجل اختيار الشريحة CS وباعتبار أن كل قناة تحتاج إلى عنوانين منفصلين الأول لعنونة أول بايت والثاني لعدد البايتات لذلك تحجز 8 منافذ لهذه القنوات.

Channel	Register	Operation	Signals							Internal Flip-Flop	Data Bus DB0-DB7
			\overline{CS}	\overline{IOR}	\overline{IOW}	A3	A2	A1	A0		
0	Base and Current Address	Write	0	1	0	0	0	0	0	0	A0-A7
			0	1	0	0	0	0	0	1	A8-A15
	Current Address	Read	0	0	1	0	0	0	0	0	A0-A7
			0	0	1	0	0	0	0	1	A8-A15
0	Base and Current Word Count	Write	0	1	0	0	0	0	1	0	W0-W7
			0	1	0	0	0	0	1	1	W8-W15
	Current Word Count	Read	0	0	1	0	0	0	1	0	W0-W7
			0	0	1	0	0	0	1	1	W8-W15
1	Base and Current Address	Write	0	1	0	0	0	1	0	0	A0-A7
			0	1	0	0	0	1	0	1	A8-A15
	Current Address	Read	0	0	1	0	0	1	0	0	A0-A7
			0	0	1	0	0	1	0	1	A8-A15
1	Base and Current Word Count	Write	0	1	0	0	0	1	1	0	W0-W7
			0	1	0	0	0	1	1	1	W8-W15
	Current Word Count	Read	0	0	1	0	0	1	1	0	W0-W7
			0	0	1	0	0	1	1	1	W8-W15
2	Base and Current Address	Write	0	1	0	0	1	0	0	0	A0-A7
			0	1	0	0	1	0	0	1	A8-A15
	Current Address	Read	0	0	1	0	1	0	0	0	A0-A7
			0	0	1	0	1	0	0	1	A8-A15
2	Base and Current Word Count	Write	0	1	0	0	1	0	1	0	W0-W7
			0	1	0	0	1	0	1	1	W8-W15
	Current Word Count	Read	0	0	1	0	1	0	1	0	W0-W7
			0	0	1	0	1	0	1	1	W8-W15
3	Base and Current Address	Write	0	1	0	0	1	1	0	0	A0-A7
			0	1	0	0	1	1	0	1	A8-A15
	Current Address	Read	0	0	1	0	1	1	0	0	A0-A7
			0	0	1	0	1	1	0	1	A8-A15
3	Base and Current Word Count	Write	0	1	0	0	1	1	1	0	W0-W7
			0	1	0	0	1	1	1	1	W8-W15
	Current Word Count	Read	0	0	1	0	1	1	1	0	W0-W7
			0	0	1	0	1	1	1	1	W8-W15

مثال

- بفرض انه تم استخدام القناة 2 من الشريحة DMA 8237 لنقل كتلة من المعطيات من الذاكرة بدءا من العنوان 53400H وكانت عناوين المنافذ هي A7A6A5A4=1001 التي تفعل CS بينما A3A2A1A0 موصولة إلى مداخل التحكم للشريحة

الحل

- الحل:
- ان عناوين منافذ القناة الثانية هي 94H لمسجل العنوان و 95H لمسجل العد وبذلك تكون عملية التهيئة وفق مايلي:
- MOV AX,3400H عنوان البدء
- OUT 94H,AL إرسال البايت السفلي
- MOV AL,AH
- OUT 94H,AL إرسال البايت العلوي
- MOV AX,2048 حجم الكتلة
- OUT 95H,AL إرسال بايت العد السفلي
- MOV AL,AH
- OUT 95H,AL إرسال بايت العد العلوي


قيم المسجلات

- ولعرض قيم المسجلات في اي وقت يمكن قراءتها بنفس الطريقة(البايت السفلي أولا ثم البايت العلوي) لكن بما أن ممر العنوان للنظام مكون من 20bit وعنوان بداية الذاكرة هو 53400H فلماذا يستخدم البرنامج عناوين بطول 16bit؟ هذه هي حدود الشريحة 8237 فمسجلاتها بطول 16bit فقط ولها أرجل 16 رجلا للعناوين وهي المسؤولة عن تمرير العناوين، لذلك نستخدم 4bit كمسجل خارجي لمسك 4bit القسم العلوي من العنوان في الذاكرة 1MB.

مسجل الأمر

- يتألف مسجل الأمر من 8bit يستخدم للتحكم بعمل الشريحة 8237 ببرمج بواسطة المعالج ويصفر عن طريق الإشارة reset من المعالج أو التعليمة الرئيسية للشريحة 8237 DMA .
- D0 يقدم خيارا للقناة 0 أو القناة 1 لنقل كتلة معطيات من الذاكرة إلى الذاكرة حيث تقرأ القناة صفر البايت وتضعه في مسجل مؤقت ضمن الشريحة 8237 ومن ثم تكتب القناة 1 هذا البايت إلى الوجهة.

FIGURE 12-4 8237A-5
command register (Courtesy
of Intel Corporation)



بتات مسجل الأمر

- D1 يستخدم فقط عند اختيار النقل من الذاكرة إلى الذاكرة وفقا للبت D0 عندما يكون مساويا للواحد.
- D2 يستخدم لتمكين العملية DMA أو حجبها
- D3 لاختيار زمن الدور الذاكري بحيث إذا كان $D3=0$ يكون دورة الذاكرة تساوي أربع نبضات ساعية أما إذا كان $D3=1$ يكون دورة الذاكرة تساوي نبضتين ساعيتين ولنقل كلمة كاملة نحتاج لنقل البايت العلوي والبايت السفلي لذلك نحتاج إلى دورة الممر لمدة أربع نبضات للبايت ونبضة لمسك العنوان أي دورة الممر تصبح لمدة 5 خمس نبضات ساعية أو 3 ثلاث نبضات في الحالة الثانية عندما $D3=1$.
- D4 يستخدم لاختيار القنوات الأربع وفق نمط الأولوية الثابتة أي DREQ ذات أولوية عليا.
- D5 يسمح بتوسيع زمن إشارة الكتابة من أجل الأجهزة البطيئة وتمثل $D5=1$ خيار الكتابة الموسع و $D5=0$ خيار الكتابة العادي.
- D6 اختيار برمجي لمستوى تفعيل طلب العملية DMA(DREQ) إذا كان $D6=1$ فان DREQ فعالة عند المستوى 1 والعكس صحيح.
- D7 اختيار برمجي لمستوى التعرف على طلب العملية DMA(DACK) إذا كان $D7=1$ فان DACK فعالة عند المستوى 1 والعكس صحيح.
- ويكتب بايت الأمر إلى مسجل الأمر من خلال العنوان $X8H$ حيث X هي التركيبية المعطاة لتفعيل الشريحة بواسطة CS.

مثال على مسجل الأمر

- مثال: برمج مسجل الأمر للشريحة 8237 من أجل نقل ليس من الذاكرة إلى الذاكرة والدور الطبيعي والأولوية الثابتة وكتابة متأخرة والإشارتين DREQ, DACK فعالتين عند الواحد إذا كان $A_7A_6A_5A_4=1001$ التي تفعل CS بينما $A_3A_2A_1A_0$ موصولة إلى مداخل التحكم للشريحة

الحل

- الحل:
- بايت الأمر هو $10000000=80H$
- $MOV\ AL,80H$ قيمة مسجل الأمر
- $OUT\ 98H,AL$
- ولحجب المتحكم 8237 يكون لدينا قيمة مسجل الأمر
- $00000100=04H$
- وبالتالي البرنامج اللازم هو:
- $MOV\ AL,04H$
- $OUT\ 98H,AL$

مسجل الحالة:

- يمثل مسجل الحالة 8bit يمكن للمعالج قراءته من خلال نفس عنوان المنفذ لمسجل الأمر X8H ويحتوي هذا المسجل على معلومات حول حالة عمل القنوات الأربعة تستخدم البتات الأربعة الدنيا لتشير إلى نهاية الوصول إلى نهاية العد TC Terminal count للقنوات الأربعة، توضح البتات الأربعة العليا من مسجل الحالة طلبات العملية DMA المتعلقة يستخدم المعالج هذه المعلومات لمعرفة القناة المقدمة لطلب DMA.

FIGURE 12-8 8237A-5 mask register (Courtesy of Intel Corporation)






FIGURE 12-9 8237A-5 status register (Courtesy of Intel Corporation)



مسجل النمط

- يكتب بايت مسجل النمط إلى العنوان XBH حيث X هي تركيبة خطوط العنوان التي تفعل الشريحة عبر الرجل CS ويتكون هذا المسجل من 8bit حيث يستخدم البتان السفليان لاختيار القناة D0,D1 والبتات المتبقية لاختيار أنماط العمل المختلفة للقناة المختارة.

FIGURE 12-5 8237A-5 mode register (Courtesy of Intel Corporation)



بتات مسجل النمط

- D2,D3 تحدد نمط نقل المعطيات
- D3D2=00 نقل تحقيقي يشبه عملية القراءة والكتابة لكن بدون عملية توليد إشارات التحكم MEMR,IOR
- D3D2=01 نقل كتابة
- D3D2=10 نقل قراءة
- D3D2=11 غير مسموح
- D4=0 حجب التهيئة الآلية
- D4=1 تمكين التهيئة الآلية
- D5=0 زيادة العنوان
- D5=1 إنقاص العنوان
- D7D6=00 نمط السؤال يتم نقل المعطيات إلى حين إلغاء تفعيل DREQ أو انتهاء العد
- D7D6=01 نمط فردي (وحيد) يتم نقل بايت معطيات وحيد ومن ثم يسمح للمعالج بالتحكم بالمر
- D7D6=10 نمط الكتلة يتم نقل المعطيات إلى حين انتهاء العد
- D7D6=11 النمط المتتابعي عند استخدام عدة شرائح DMA

مسجل الحجب الافرادى

- يمكن الكتابة إلى هذا المسجل من قبل المعالج فقط من خلال العنوان XAH حيث X تركيبة خطوط العنوانه التي تفعل الشريحة عبر الرجل CS وهو بطول 8bit يستخدم منها البتات الثلاثة الأولى
- $D1D0=00$ اختيار بت حجب القناة 0
- $D1D0=01$ حجب بت القناة 1
- $D1D0=10$ حجب بت القناة 2
- $D1D0=11$ حجب بت القناة 3
- $D2$ يستخدم لحجب أو تمكين القناة المخصصة ب $D1 D0$

FIGURE 12-6 8237A-5 request register (Courtesy of Intel Corporation)





FIGURE 12-7 8237A-5 mask register set/reset mode (Courtesy of Intel Corporation)



مسجل الحجب الكلي

- يمكنه حجب أو تمكين أكثر من قناة واحدة بان واحد مثلا إذا كانت قيمة المسجل 000000010 فان ذلك يحجب الخرج للقناة 1 ويمكن باقي القنوات إن عنوان منفذ هذا السجل هو XFH حيث X تركيبة خطوط العنوانه التي تفعل الشريحة عبر الرجل CS وهو بطول 8bit

مثال

- : برمج مسجل النمط للشريحة 8237 لاختيار القناة 2 لنقل المعطيات من الذاكرة إلى 0/ابطريقة التهيئة الآلية وزيادة العنوان ونقل البايت الفردي بحيث $A7A6A5A4=1001$

الحل

- إن قيمة مسجل النمط هي: $5AH=01011010$ وعنوان منفذ المسجل هو $9BH$ وبالتالي
- $MOV\ AL,5A$ قيمة مسجل النمط
- $OUT\ 9BH,AL$
- برمج الشريحة 8237 لتمكين القناة 2
- قيمة مسجل الحجب الافرادي لتمكين القناة 2 هو $00000010=02H$
- وعنوان المنفذ هو $9AH$
- $MOV\ AL,02H$
- $OUT\ 9AH,AL$

مسجل المحي (التصفير)

- يكتب في هذا المسجل من خلال عنوان المنفذ XDH حيث X تركيبية خطوط العنوانه التي تفعل الشريحة عبر الرجل CS وهو بطول 8bit إن قيمة البايت المرسل إلى هذا السجل غير مهمة لأنه يحذف مسجلات الحالة والأمر والطلب ويجبر المتحكم على العمل في دورة عائمة .

مسجل منع التصفير (المحي)

- يمكن الكتابة في هذا لمسجل من قبل المعالج على عنوان المنفذ XEH حيث X تركيبة خطوط العنوانه التي تفعل الشريحة عبر الرجل CS وهو بطول 8bit إن قيمة البايت المرسل إلى هذا السجل غير مهم باعتبار أن عمله فقط محي بتات الحجب للقنوات الأربع وتمكين المتحكم DMA لاستقبال طلبات DREQ.

مسجلات العنونة والعد

- تملك كل قناة من قنوات DMA أربعة مسجلات يبلغ طول الواحد منها $2\text{BYTE}=16\text{bit}$ اثنان للعنونة واثنان للعداد وجميعها توظف للتأشير على موقع الذاكرة الذي سيجري عنده النقل والاحتفاظ بعدد النقل المطلوبة .
- يتألف مسجلا العنونة لأية قناة من مسجل عنوان القاعدة ومسجل العنوان الحالي ويحتفظ مسجل عنوان القاعدة بعنوان البداية الذي سيجري عنده نقل المعطيات ويجري تحميله بالكتابة الى منفذ I/O عند عنوان محدد ، أما مسجل العنونة الثاني (مسجل العنوان الحالي) فهو يحمل دائما العنوان الذي سيجري استخدامه في دورة DMA التالية .

مسجلا العداد

- أما مسجلا العداد لأية قناة فهما مسجل كلمة القاعدة ووظيفتهما التحكم بعدد البايتات التي يراد نقلها .
- ويحتفظ مسجل كلمة القاعدة بعدد البايتات التي يراد نقلها ويجري تحميله بالكتابة الى منفذ I/O عند عنوان محدد، أما مسجل العداد الثاني (مسجل كلمة العداد الحالية) فهو يحمل عدد البايتات المتبقي الذي ينبغي نقله قبل انتهاء عملية DMA أو إعادة تهيئتها .
- عندما يجري تحميل مسجل كلمة القاعدة للعداد بالمعطيات سيتم بشكل الي تحميل نفس المعطيات الى مسجل كلمة العداد الحالية .

- جميع هذه المسجلات يمكن تحميلها أو قراءتها عند مجموعة العناوين من 0000H-0007H .

مسجلات الصفحة لوحدة DMA

- تملك وحدة متحكم DMA 16bit للعنونة فقط بينما يتمتع المعالج ب 20 bit للعنونة (ذاكرة قدرها 1MB) ولهذا لا تستطيع وحدة متحكم DMA8237 استخدام كامل حيز عنونة النظام ، لحل هذه المشكلة زودت لوحة النظام بمسجلات تدعى مسجلات الصفحة حيث يوجد مسجل صفحة لكل قناة من القنوات الأربع ويمكن قراءة أو تحميل محتوى أي مسجل صفحة باستخدام عناوين منافذ I/O.
- عندما تجري دورة DMA توخذ محتويات مسجل الصفحة الموافق وتوضع على خطوط العنونة في ممر النظام لتشكل البتات الأربعة العليا من عنوان بايت الذاكرة الذي يراد الوصول اليه، وبهذا يتولد عنوان طوله 20bit في كل نقلة عبر اية قناة من قنوات DMA مما يسمح لعمليات DMA أن تحدث في كل كتلة يبلغ حجمها 64KB من حجم الذاكرة الكلي 1MB للنظام.

Principle of DMA

- حتى تتم عملية إدخال/إخراج أو عملية نقل في الذاكرة , يتم تهيئة متحكم DMA وتخزن فيه كمية المعلومات التي سيتم نقلها , كما يتم تحديد المواقع التي سيتم استخدامها في الذاكرة وهنا يتولى المتحكم أمر مراقبة عملية النقل ويتابع CPU تنفيذ تعليماته ويستمر المتحكم بعمله حتى انتهاء نقل كمية المعطيات (حسب نمط العمل) .

Modes of operation

Burst Mode

• نمط الرشقة

× يتم نقل كتلة كاملة من المعطيات بشكل متتالي وبمجرد أن يستلم المتحكم التحكم بالناقل فلا يتركه حتى ينهي عملية النقل ويسمى هذا النمط أحياناً بنمط نقل كتل المعطيات Block Transfer Mode

Modes of operation

Cycle Stealing Mode

نمط سرقة الدورة

× في هذا النمط لا يبقى المعالج عاطلاً عن العمل كما في النمط السابق (طوال فترة الرشقة) حيث تتم إعادة التحكم للمعالج بعد نقل بايت واحد من المعطيات ليتم طلب التحكم مرة ثانية ونقل بايت آخر حتى نهاية الكتلة . وبالتالي لا يبقى المعالج عاطلاً لفترة طويلة من الزمن ولكن بالمقابل تكون السرعة بهذه الطريقة أقل من سابقتها .

Modes of operation

Transparent mode

النمط الشفاف

✘ يتطلب هذا النمط فترة زمنية طويلة لنقل كتلة المعطيات ولكنه الأكثر فعالية بين الأنماط الثلاثة حيث يتم نقل المعطيات فقط عندما لا يحتاج المعالج استخدام الناقل BUS وهذا يعني بأن المعالج لا يتوقف عن التنفيذ أبداً لأغراض النقل ولكن تحتاج هذه الطريقة تجهيز عتادي معقد لمعرفة متى يحتاج المعالج لاستخدام الناقل ومتى لا يحتاجه .